하드웨어2026. 11. 7. 오전 6:20 UTC·2 분 소요

네오와인, 불량 TSV 폐기로 HBM 수율 개선 특허 등록

보안반도체 팹리스 네오와인이 불량 TSV를 수리하지 않고 우회하는 설계로 특허를 등록했다. HBM 수율을 최대 99%대로 높일 수 있다는 설명이다.

Stacked high-bandwidth memory DRAM dies connected by through-silicon vias above a base die on a chip package. — 이미지: 미래를 보는 창 - 전자신문

보안반도체 팹리스 네오와인(대표 이효승)이 '불량 통로'를 폐기하는 방식으로 고대역폭 메모리(HBM)의 고질적 난제인 수율 문제를 개선할 원천 기술을 개발했다. 7일 업계에 따르면 네오와인은 최근 '고대역폭메모리 장치'(특허 제10-3036335호)의 국내 특허 등록을 마쳤고, 미국 출원도 완료했다.

하나의 결함이 전체 손실로

HBM은 D램 다이를 12~16단 이상 수직으로 쌓아 수천 개의 실리콘관통전극(TSV)으로 연결하는 구조입니다. 공정 특성상 TSV 하나에 미세한 결함이 생겨도 메모리 스택 전체를 폐기해야 합니다. TSMC의 'CoWoS' 같은 첨단 패키징으로 GPU와 결합한 뒤 불량이 발견되면 고가의 로직 다이까지 버려야 해 손실이 막대합니다.

특허의 핵심

네오와인의 특허는 TSV를 처음부터 필요 수량보다 여유 있게 확보하고, 불량 통로는 수리하지 않고 우회하는 방식입니다. 기존에는 각 D램 다이마다 예비 TSV(RTSV)와 신호 경로를 바꾸는 멀티플렉서(MUX) 회로를 넣었습니다. 이 때문에 다이 면적이 커지고, 적층 단수가 늘수록 RC 딜레이가 층마다 누적돼 속도가 떨어지는 한계가 있었습니다.

네오와인은 통로를 선택하는 스위치를 개별 D램 다이가 아닌 최하단 베이스 다이(버퍼 다이)에만 집중 배치했습니다. D램 다이는 설계를 바꾸지 않고, 신호 제어는 미세 로직 공정이 적용되는 베이스 다이에서 일괄 처리합니다. 예비 통로를 늘리면 인접한 두 라인이 단락되는 다중 불량에도 대응할 수 있어, 통상 30~70% 수준인 수율을 최대 99%대까지 끌어올릴 수 있다는 것이 회사 측 설명입니다.

HBM4와 맞물린 시기

HBM4부터는 입출력 통로가 1024개에서 2048개로 두 배 늘어 TSV 밀도가 급격히 높아집니다. 메모리 제조사들은 베이스 다이도 파운드리의 선단 로직 공정으로 전환하고 있습니다. 이효승 대표는 “HBM4부터 베이스 다이가 로직 파운드리 공정으로 이전되는 흐름과 스위치를 베이스 다이에 몰아넣는 우리 특허 방식이 시기적으로 잘 맞는다”고 강조했습니다.