ハードウェア2026/11/07 6:20 UTC·2 分で読めます

ネオワイン、不良TSVを迂回しHBM歩留まり改善する特許

韓国のファブレス企業ネオワインが、不良TSVを修復せず迂回する設計で特許を登録。HBMの歩留まりを最大99%台に高められるとする。

Stacked high-bandwidth memory DRAM dies connected by through-silicon vias above a base die on a chip package. — 画像: 미래를 보는 창 - 전자신문

SUMO：数字パズル

Dialo：話して学ぶ語学アプリ

ediviewer：EDIファイルを文書のように読む

giftdetect：数分でぴったりの贈り物

セキュリティ半導体のファブレス企業ネオワイン(代表:イ・ヒョスン氏)は、不良の「通路」を廃棄する方式で、高帯域幅メモリ(HBM)の歩留まり問題を改善する基盤技術を開発した。業界関係者によると、同社は「高帯域幅メモリ装置」(特許第10-3036335号)の韓国特許登録を終え、米国への出願も完了した。

1本の不良で全体が無駄に

HBMはDRAMダイを12〜16段以上積み重ね、数千本のシリコン貫通電極(TSV)で接続する構造だ。TSVが1本でも微細な欠陥を抱えると、メモリスタック全体を廃棄せざるを得ない。TSMCの「CoWoS」などの先端パッケージでGPUと結合した後に不良が見つかれば、高価なロジックダイまで捨てることになり、損失は大きい。

特許の仕組み

同社の特許は、TSVを最初から必要数より多めに確保し、不良が出た通路は修理せず迂回する方式だ。従来は各DRAMダイに予備TSV(RTSV)と信号経路を切り替えるマルチプレクサ(MUX)回路を組み込んでいた。この方法はダイ面積を増やし、積層が増えるほどスイッチ通過によるRC遅延が層ごとに累積して動作速度を落とす弱点があった。

ネオワインは、どの通路を使うかを決めるスイッチを個々のDRAMダイではなく、最下層のベースダイ(バッファダイ)だけに集約した。DRAMダイは設計を変えずに済み、信号制御は微細なロジック工程で作られるベースダイで一括処理する。予備通路を増やせば、隣接する2本の配線が短絡する多重不良にも対応でき、一般に30〜70%程度にとどまるHBMの歩留まりを最大99%台まで引き上げられるというのが同社の説明だ。

HBM4との相性

HBM4ではデータ入出力の通路が従来の1024から2048へ倍増し、TSV密度が急上昇する。同時にメモリメーカーは、ベースダイをファウンドリの先端ロジック工程へ移行させつつある。イ代表は「HBM4からベースダイがロジックファウンドリ工程に移る流れと、スイッチをベースダイに集める当社の特許方式は、時期的によく合致する」と強調した。