하드웨어2026. 11. 11. 오전 10:50 UTC·2 분 소요

AMD, Epyc X 부활 Venice-X는 96코어·5.3GHz, 2027년 하반기 출시

AMD가 캐시 중심의 Epyc X 시리즈를 3년 만에 되살립니다. Venice-X는 최대 96코어, L3 1GB 이상, 5.3GHz를 지원하지만 출시는 2027년 하반기입니다.

Close-up of an AMD Epyc server processor with stacked cache chiplets on a dark background. — 이미지: theregister

AMD가 3D V-Cache를 적용한 캐시 중심 서버 CPU 'Epyc X' 시리즈를 3년 만에 다시 선보입니다. 차세대 'Venice-X'는 최대 96코어, 소켓당 1GB가 넘는 L3 캐시, 최대 5.3GHz 클럭을 갖춥니다. 다만 출하는 2027년 하반기부터 시작될 전망입니다.

EDA와 HPC가 겨냥 대상

올해 CES에서 예고된 이 제품은 전산유체역학(CFD)과 전자설계자동화(EDA) 같은 지연 시간에 민감한 기술·과학 컴퓨팅 작업이 주요 대상입니다. AMD 스스로도 기능 검증 등에 X 시리즈를 많이 활용합니다. AMD 펠로 필 스타인키는 모델 대부분을 캐시에 두면 CPU 코어가 시스템 메모리와 데이터를 주고받으며 기다리는 시간이 줄어든다고 설명했습니다.

구성은 최대 8개의 CPU 다이에 각각 96MB SRAM 타일을 접합하는 방식으로, 다이당 L3는 144MB, 소켓 전체로는 1,152MB입니다. 코어 수와 캐시 용량은 이전 세대 Genoa-X와 같지만, 클럭은 Genoa-X의 3.7GHz에서 5.3GHz로 크게 올랐습니다.

클럭과 캐시를 함께

Milan과 Genoa 세대에서는 높은 클럭과 3D V-Cache 중 하나를 골라야 했습니다. SRAM을 컴퓨트 다이 위에 쌓으면 열이 갇혀 부스트 클럭이 제한됐기 때문입니다. AMD는 Zen 5 세대에서 SRAM 타일을 스택 아래로 옮겨 더 높은 온도에서도 오래 빠르게 동작하도록 했습니다. 이 개선은 Ryzen 9000에서 먼저 적용됐고, Epyc에는 Venice-X가 처음입니다.

AMD에서 컴퓨트·엔터프라이즈 AI 사업을 이끄는 마두 랑가라잔은 더 이상 절충이 필요 없어 HPC 분야 채택이 이전 세대보다 훨씬 커질 것으로 내다봤습니다. Turin 세대에 X 모델이 없었던 것은 의도된 결정이며, 기업용 HPC 시장의 제품 주기가 비교적 느리기 때문이라고 설명했습니다. 일반 Venice의 코어를 비활성화해 코어당 캐시를 늘릴 수도 있지만, 그러면 최대 클럭이 4.1GHz에 머문다고 덧붙였습니다.