Osegi
ハードウェア·2 分で読めます

AMD、Zen 6を詳細公開 12コアCCXと48MBのL3キャッシュ

AMDはAMD In Depth 2026でZen 6を解説し、12コア・48MB L3のCCXを示した。Ryzenの仕様は未発表だが、次世代の構成が見えてきた。

Close-up of an AMD processor chip representing the Zen 6 architecture for future Ryzen and Epyc CPUs.
画像: Spider's Web

AMDは「AMD In Depth 2026」で、次世代CPUアーキテクチャ「Zen 6」の詳細を明らかにした。標準版Zen 6のCCXは12コアで48MBのL3キャッシュを共有する。Zen 5の同等構成は8コア・32MBだったため、コア数もキャッシュ容量も5割増えたことになる。

発表の中心はサーバー向けEpyc「Venice」で、新型Ryzenの仕様は示されていない。サーバー向けの結果をそのままゲーム性能と見ることもできない。ただ、AMDが次世代をどんな部品で組むかは読み取れる。

Ryzenへの含意

この構成がデスクトップにも採用されれば、1つのコンピュートチップレットで12コアのCPUが可能になる。2基なら24コアも技術的には自然な構成だ。比較として、Ryzen 9 9950Xは16コアである。ただしこれは設計上の可能性であり、製品の予告ではない。

キャッシュは増えたがコアも同率で増えるため、標準Zen 6でもコアあたりの名目L3は4MBでZen 5と変わらない。ゲーム、レンダリング、コンパイルで効果が異なる可能性があり、実際の影響は今後のテストで判明する。

サーバー向けのVenice-Xは3D V-Cacheに対応し、1プロセッサー最大1152MBのL3を持つ。技術の方向性を裏付けるものだが、将来のRyzen X3Dの仕様を示すものではない。

Zen 6cとIPC 27%

Zen 6cは高密度と全体スループットを重視した版で、1パッケージに32コアと128MBのL3を備える。Zen 5cは16コア・32MBだった。両版とも512ビットのベクトル演算パスを持ち、AMDは標準Zen 6も同程度のIPC向上を掲げる。

AMDはZen 6cのIPCがZen 5比で、サーバーとAI処理の幾何平均で約27%向上すると説明した。内訳はエンタープライズ・クラウドで約20%、AIで約31%。比較は同一周波数、両者16コアで行い、Zen 5は2基のCCD、Zen 6cは1基のCCDに配置された。そのため「RyzenのFPSが27%上がる」とは言えない。

注目のアプリ

SUMO:数字パズル

正しいマスを選んで足し算、目標の数に。覚えるのは簡単、極めるのは難しい。無料、全年齢向け。

Dialo:話して学ぶ語学アプリ

AIの会話パートナーと話すだけ。一文ごとに添削され、あなたの言語で解説が返ってきます。9言語、A1からC2まで。

タグ:amdzen 6ryzenepyc venicecpu3d v-cache

同じ日のニュース

すべて見る →

関連カテゴリ: ハードウェア

すべて見る →