Z2RAM: Pat Gelsinger apuesta por una memoria contra el muro de memoria

Pat Gelsinger, exdirector de Intel, invierte en una tecnología que busca resolver uno de los mayores cuellos de botella de la informática actual: llevar los datos a los procesadores con la rapidez necesaria. Se llama Z2RAM y la desarrolla la startup Nagare Labs. Sobre el papel combina la velocidad de la SRAM, una densidad próxima a la DRAM y el apilado vertical de la NAND. Por ahora, lo clave es «sobre el papel».

El muro de memoria

Los procesadores y aceleradores de IA son cada vez más rápidos, pero la memoria no sigue el ritmo. En las últimas tres décadas, el rendimiento de cálculo máximo ha crecido de media un 70 % anual, frente a un 20 % aproximado del ancho de banda de memoria. El resultado: unidades de cálculo que esperan datos.

La IA generativa agrava el problema, porque los grandes modelos mueven continuamente enormes volúmenes de parámetros entre la memoria y las unidades de ejecución, con coste en latencia y energía. Nagare Labs afirma que obtener un valor de la HBM puede consumir unas mil veces más energía que operar con él. La cifra procede de una empresa que promueve una alternativa, así que debe leerse como una declaración del fabricante.

Lo que promete Z2RAM

Nagare Labs es un spin-off de Georgia Tech cofundado por los profesores Suman Datta y Shimeng Yu. Datta participó en las tecnologías High-k/Metal Gate y Tri-Gate que usa Intel; Yu creó NeuroSim, un simulador de código abierto para nuevas arquitecturas de memoria.

Una celda SRAM clásica necesita seis transistores por bit y ocupa mucho silicio. La DRAM es más densa, pero no tan rápida. Z2RAM prescinde del condensador físico y emplea dos transistores: la carga se almacena en la capacitancia de puerta del segundo. La lectura deja de ser destructiva, lo que debería reducir la latencia. Se basa en semiconductores de óxido, con capas de memoria directamente sobre el acelerador y sin interposer. Las conexiones verticales cubrirían toda la superficie, de modo que los datos recorrerían micrómetros en lugar de milímetros. El objetivo de energía por transferencia es muy inferior a un picojulio por bit.

La primera generación aspira a cinco veces la densidad de la SRAM con seis capas, y la hoja de ruta supera las 100. En el espacio de un bloque de SRAM de 64 MB cabrían unos 320 MB, con ancho de banda comparable, según la empresa. Recuerda al 3D V-Cache de AMD, aunque con una ambición mucho mayor.

Todas las cifras son objetivos y declaraciones, no especificaciones de un producto a la venta. Falta demostrar que Z2RAM pueda fabricarse a un coste competitivo.