Z2RAM: Pat Gelsinger investiert in Speicher gegen die Memory Wall

Pat Gelsinger, ehemaliger Intel-Chef, investiert in eine Technologie, die einen der größten Engpässe moderner Rechensysteme beheben soll: Daten erreichen die Prozessoren nicht schnell genug. Es geht um Z2RAM vom Startup Nagare Labs. Auf dem Papier vereint sie SRAM-Geschwindigkeit, eine Dichte nahe DRAM und vertikales Stapeln wie bei NAND. Entscheidend bleibt vorerst: „auf dem Papier“.

Das Problem der Memory Wall

Prozessoren und KI-Beschleuniger werden immer schneller, der Speicher hält nicht Schritt. In den vergangenen drei Jahrzehnten wuchs die Spitzenrechenleistung im Schnitt um 70 Prozent pro Jahr, die Speicherbandbreite nur um etwa 20 Prozent. Die Folge: Recheneinheiten warten auf Daten.

Bei generativer KI verschärft sich das, weil große Modelle ständig riesige Mengen an Parametern zwischen Speicher und Recheneinheiten verschieben. Jeder Transfer kostet Zeit und Energie. Nagare Labs behauptet, das Abrufen eines Werts aus HBM könne rund tausendmal mehr Energie verbrauchen als eine Operation damit. Die Zahl stammt von einem Unternehmen, das eine Alternative bewirbt, und ist daher als Herstellerangabe zu verstehen.

Was Z2RAM verspricht

Nagare Labs ist ein Spin-off der Georgia Tech, gegründet unter anderem von den Professoren Suman Datta und Shimeng Yu. Datta war an High-k/Metal-Gate- und Tri-Gate-Transistoren beteiligt, die Intel einsetzt. Yu entwickelte NeuroSim, einen Open-Source-Simulator für neue Speicherarchitekturen.

Eine klassische SRAM-Zelle braucht sechs Transistoren pro Bit und verbraucht viel Chipfläche. DRAM ist dichter, aber nicht so schnell. Z2RAM verzichtet auf den physischen Kondensator und nutzt zwei Transistoren; die Ladung liegt in der Gate-Kapazität des zweiten. Das Auslesen ist dadurch nicht destruktiv, was die Latenz senken soll. Basis sind Oxidhalbleiter, die Speicherschichten sollen direkt über dem Beschleuniger liegen, ohne Interposer. Vertikale Verbindungen sollen die gesamte Fläche überspannen, sodass Daten Mikrometer statt Millimeter zurücklegen. Das Ziel liegt klar unter einem Pikojoule pro Bit.

Die erste Generation soll mit sechs Schichten die fünffache SRAM-Dichte erreichen, die Roadmap reicht bis über 100 Schichten. Auf der Fläche einer 64-MB-SRAM-Kachel hätten laut Unternehmen rund 320 MB Platz, bei vergleichbarer Bandbreite. Der Ansatz erinnert an AMDs 3D V-Cache, zielt aber deutlich höher.

Alle Zahlen sind Ziele und Herstellerangaben, keine Daten eines lieferbaren Produkts. Ob Z2RAM zu wettbewerbsfähigen Kosten in Serie gehen kann, ist offen.