Samsung: Lee Jae-yong besucht Packaging-Labor in Yokohama

Samsung-Electronics-Chairman Lee Jae-yong hat am 1. November das Advanced Package Lab (APL) des Konzerns im japanischen Yokohama besucht. Er wollte sich über den Stand bei fortgeschrittenem Chip-Packaging informieren, das im Wettbewerb um KI-Halbleiter zum entscheidenden Feld geworden ist. Nach Angaben von Samsung war es sein erster Besuch vor Ort, seit das Labor am 8. September offiziell eröffnet wurde.

Gemeinsam mit den APL-Forschern ging Lee den Entwicklungsstand bei Materialien und Prozesstechnologien durch und sprach mit japanischen Material-, Komponenten- und Ausrüstungsfirmen über konkrete Kooperationen. Er forderte, die Technologie für fortgeschrittenes Packaging zu sichern, da sie für die Wettbewerbsfähigkeit von Chips im KI-Zeitalter zentral sei.

Aufgaben des Labors

Das APL entwickelt und prüft Basistechnologien für moderne Chip-Gehäuse, darunter Materialien und Prozesse. Samsung gründete es 2023 in Yokohama und investiert ab 2024 über fünf Jahre 40 Milliarden Yen.

Die Kernaufgabe besteht darin, Samsungs Design- und Fertigungskompetenz mit Japans Zulieferer-Ökosystem zu verbinden. Vorrang haben zunächst Wafer-Bonding und Glassubstrate, die flacher und thermisch stabiler sind als herkömmliche organische Substrate. Langfristig soll das Labor auch eine neue Packaging-Architektur für die Serienfertigung stromsparender, leistungsstarker KI-Chips entwickeln.

Die Forschungsfelder werden von der Packaging-Gruppe des Halbleiterforschungsinstituts in Südkorea abgegrenzt; beide Teams sollen eng zusammenarbeiten. Samsung will vor Ort weiter Personal aufbauen und Yokohama zu einem globalen F&E-Standort für Packaging ausbauen.

Warum Japan und warum Packaging

Japan hat viele weltweit führende Material- und Ausrüstungshersteller, ein starkes Netzwerk aus Industrie, Hochschulen und Forschung sowie eine Regierung, die Halbleiter und KI als strategische Bereiche fördert. Yokohama grenzt an Tokio und bietet Universitäten, Institute und Zulieferer, was die Suche nach Fachkräften erleichtert.

Packaging verbindet auf dem Wafer gefertigte Chips mit einem Substrat und schützt sie. Früher als nachgelagerter Schritt betrachtet, bestimmt es heute Bandbreite, Energieeffizienz und Wärmeverhalten von KI-Systemen, die GPUs, HBM und Beschleuniger in einem Gehäuse bündeln. Da der Wettlauf um KI-Chips über Design und Fertigung hinausgeht, dürfte die Rolle des Labors in Yokohama weiter wachsen.