Z2RAM, 겔싱어가 투자한 메모리 장벽 돌파 기술

인텔 전 CEO 팻 겔싱어가 스타트업 Nagare Labs의 차세대 메모리 기술 Z2RAM에 투자하고 있습니다. 회사는 SRAM급 대역폭, DRAM에 가까운 밀도, NAND처럼 층을 쌓는 확장성을 동시에 제공한다고 주장합니다. 다만 이는 모두 회사의 목표이자 주장이며, 완성된 제품의 측정값은 아닙니다.

메모리 장벽이란

AI 가속기의 연산 성능은 빠르게 높아지지만, 이제 병목은 계산보다 데이터를 제때 공급하는 일입니다. 지난 30년간 최대 연산 성능은 연평균 약 70% 증가했지만 메모리 대역폭은 연 20% 안팎에 그쳤습니다. 이 격차가 '메모리 장벽'이며, 연산 능력의 일부가 활용되지 못하게 만듭니다.

생성형 AI는 방대한 파라미터를 메모리와 연산 유닛 사이에서 계속 옮겨야 해 지연과 전력 부담이 큽니다. Nagare Labs는 HBM에서 값을 가져오는 데 드는 에너지가 그 값을 연산하는 데 드는 에너지의 약 1,000배에 이를 수 있다고 설명합니다. 이 역시 회사 측 주장입니다.

Z2RAM의 구조

이 회사는 조지아공대에서 분사했으며, 공동 창업자는 수만 닷타 교수와 시멍 위 교수입니다. 닷타 교수는 인텔이 쓰는 High-k/Metal Gate와 Tri-Gate 트랜지스터에 기여했고, 위 교수는 오픈소스 시뮬레이터 NeuroSim을 만들었습니다.

기존 DRAM 셀은 트랜지스터 하나와 커패시터로 이뤄지며, 읽으면 내용이 파괴돼 다시 써야 합니다. Z2RAM은 커패시터 없이 트랜지스터 두 개를 쓰고, 전하를 두 번째 트랜지스터의 게이트 용량에 저장합니다. 읽기가 비파괴 방식이어서 지연을 줄일 수 있다는 설명입니다.

산화물 반도체 기반이며, 메모리 층을 가속기 바로 위에 쌓는 구조입니다. 회사는 인터포저가 필요 없다고 밝혔고, 수직 배선 덕분에 데이터 이동 거리가 밀리미터에서 마이크로미터로 줄어든다고 합니다. 전송 에너지는 비트당 1피코줄을 크게 밑도는 것이 목표입니다.

목표 수치와 과제

1세대는 6개 층으로 SRAM의 5배 밀도를 겨냥합니다. 64MB SRAM 타일이 차지하는 면적에 약 320MB를 담으면서 SRAM에 견줄 대역폭을 낸다는 계획입니다. 로드맵은 장기적으로 100층 이상을 제시합니다.

AMD의 3D V-Cache처럼 빠른 메모리를 로직 가까이에 두는 발상이지만 목표는 훨씬 큽니다. 이 주장이 실제 실리콘에서 검증될지가 관건입니다.