Osegi
Donanım·1 dk okuma

Neowine, arızalı TSV'leri devre dışı bırakarak HBM verimini artıran patent aldı

Güney Koreli fabless şirket Neowine, arızalı TSV'leri onarmak yerine atlayan bir tasarımı patentledi. Amaç, HBM veriminin yüzde 30–70'ten yüzde 99'a çıkarılması.

Stacked high-bandwidth memory DRAM dies connected by through-silicon vias above a base die on a chip package.
Görsel: 미래를 보는 창 - 전자신문
SUMODialoediviewergiftdetect

Güney Koreli güvenlik yarı iletkeni şirketi Neowine, yüksek bant genişlikli bellek (HBM) üretiminin kronik sorunu olan düşük verimi azaltmayı hedefleyen bir teknoloji geliştirdi. Şirket, “yüksek bant genişlikli bellek cihazı” başlıklı patentin (No. 10-3036335) Kore'deki tescilini tamamladı ve ABD'de de başvuru yaptı.

Sorun: tek kusur tüm yığını çöpe atıyor

HBM, 12–16 veya daha fazla DRAM kalıbının dikey istiflenmesi ve binlerce silikon geçiş yolu (TSV) ile birbirine bağlanmasıyla üretilir. Tek bir TSV'deki küçük bir kusur bile tüm bellek yığınının atılmasına yol açar. Kusur, TSMC'nin CoWoS gibi gelişmiş paketleme süreciyle GPU'ya bağlandıktan sonra fark edilirse pahalı mantık kalıbı da kaybedilir. Yığın yükseldikçe TSV veriminin korunması daha da kritik hale geliyor.

Çözüm: fazladan yol ve tek merkezde anahtarlama

Neowine'ın yöntemi, veri yollarını baştan gerekenden fazla tasarlayıp arızalı olanı onarmak yerine tamamen atlamaya dayanıyor. Mevcut yaklaşımda her DRAM kalıbına yedek TSV (RTSV) ve sinyal yolunu değiştiren çoklayıcı (MUX) devreleri ekleniyor. Bu, DRAM kalıbını büyütüyor; ayrıca her katmanda biriken RC gecikmesi çalışma hızını düşürüyor.

Neowine ise hangi yolun kullanılacağını belirleyen anahtarı tek tek DRAM kalıplarına değil, en alttaki taban kalıba (base die, buffer die) yerleştiriyor. DRAM kalıplarının tasarımı değişmiyor, böylece alan ve süreç yükü azalıyor; sinyal kontrolü ise ileri mantık prosesiyle üretilen taban kalıpta yapılıyor. Yedek yol sayısı artırıldığında bitişik iki hattın kısa devre yaptığı çoklu arızalar da yönetilebiliyor. Şirkete göre genellikle yüzde 30–70 düzeyinde kalan verim yüzde 99 seviyesine çıkabilir.

HBM4 ile örtüşen zamanlama

HBM4 ile veri giriş/çıkış yolları 1024'ten 2048'e çıkıyor ve TSV yoğunluğu hızla artıyor. Bellek üreticileri de taban kalıbı kendi DRAM prosesinden foundry'lerin ileri mantık prosesine taşıyor. Bu da anahtarlama mantığını taban kalıpta toplayan tasarımı daha verimli kılıyor. CEO Lee Hyo-seung, bu sektör eğiliminin patentin yaklaşımıyla zamansal olarak iyi örtüştüğünü vurguladı.

Göz atmaya değer uygulamalar

SUMO: sayı bulmacası

Doğru kareleri seçin, toplayın, hedefe ulaşın. Öğrenmesi kolay, ustalaşması zor. Ücretsiz, her yaşa uygun.

Dialo: konuşarak dil öğrenin

Yapay zekâ sohbet partneriyle konuşun; her cümleniz düzeltilip kendi dilinizde açıklanarak geri gelsin. 9 dil, A1'den C2'ye.

Etiketler:neowinehbmhbm4tsvpatentsemiconductor

Aynı günden diğer haberler

Tümünü gör →

Daha fazla: Donanım

Tümünü gör →