Neowine patentuje metodę poprawy uzysku HBM przez pomijanie wadliwych TSV

Rozwiązanie: nadmiarowe ścieżki i jeden przełącznik

Patent Neowine zakłada, że od początku przewiduje się więcej ścieżek danych, niż potrzeba, a uszkodzone są nie naprawiane, lecz pomijane. Dotychczas w każdej strukturze DRAM umieszczano zapasowe TSV (RTSV) oraz multipleksery przełączające sygnał. To powiększa strukturę DRAM, a opóźnienia RC kumulują się z każdą warstwą i obniżają szybkość pracy.

W rozwiązaniu Neowine układ wybierający ścieżkę znajduje się tylko w najniższej strukturze, czyli base die (buffer die). Kości DRAM pozostają bez zmian, co ogranicza powierzchnię i obciążenie procesu, a sterowanie sygnałem odbywa się w base die wykonanym w zaawansowanej technologii logicznej. Zwiększenie liczby zapasowych ścieżek pozwala też reagować na wielokrotne usterki, np. zwarcie sąsiednich linii. Według firmy uzysk, zwykle rzędu 30–70 proc., może wzrosnąć do 99 proc.

Zgodność z HBM4

W HBM4 liczba kanałów wejścia/wyjścia rośnie z 1024 do 2048, więc gęstość TSV gwałtownie rośnie. Jednocześnie producenci przenoszą base die z własnego procesu DRAM do zaawansowanych procesów logicznych odlewni. To ułatwia wdrożenie koncepcji Neowine. Prezes Lee Hyo-seung podkreślił, że przejście base die na proces logiczny w HBM4 dobrze współgra z czasowo opatentowanym rozwiązaniem firmy.